Please type a plus sign (+) inside this box	$\rightarrow$	Ш	
---	---------------	---	--

PTO/SB/02B (3-87)

Approved for use through 9/30/98. OMB 0651-032

Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it cortains a valid OMB control gumber. valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applic	cations:						
Prior Foreign Application	Foreign Filing D		eign Filing Date MW/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO		
Number(s) 091101405		n, R.O.C.		128/2002		里	
		., .		•			
,							
·							
					)00000000		
]							
Additional provisional	application:	s:					
Additional provisional applications.  Application Number Filing Date (MM/DD/YYYY)							
Additional U.S. applicati	ons:			<u> </u>			
U.S. Parent Applica Number	tion ·	PCT Paren Number	t		iling Date D/YYYY)	Parent Pate (if appl	
	,						
		·					
					•		
					· ·		
				1		-	
a a				\			
]	·						

Burden Hour Statement This form is estimated to take 0.4 hours to complete. Time will vary depending upon the reeds of the individual case. Any comments on the amount of time, you are required to complete this form should be sent to the Chief Information Officer, Patent and Trademark Officer, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FOR MS TO THIS ADDRESS. SEND TO. Assistant Commissioner for Patents, Washington, DC 20231.



6 #2 6/8/02 15 25 25 25 75

MAY 2; 2002 (CE)

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 : 西元 2002 年 01 月 28 日 Application Date

申 請 案 號: 091101405

Application No.

申 請 人: 聯笙電子股份有限公司

Applicant(s)

局

Director General

速调弹

發文日期: 西元 2002 年 5 月 9 日

Issue Date

發文字號: 09111007951

Serial No.

申請日期:	案號:	 ,
類別:		· ·

(以上各欄由本局填註)

		發明專利說明書
_	中文	一種增加晶圓使用面積之切割道結構
發明名稱	英文	SCRIBE LINES FOR INCREASING WAFER UTILIZABLE AREA
	姓 名 (中文)	1. 符建志
二 發明人	姓 名 (英文)	1. Fu, Chien-Chih
	國 籍	1. 中華民國 1. 新竹市瑞麟路八十八號
	住、居所	
·	姓 名 (名稱) (中文)	1. 聯笙電子股份有限公司
	姓 名 (名稱) (英文)	1. AMIC Technology (Taiwan) Inc.
686 <b>–</b>	國 籍	1. 中華民國
甲請人 (:	住、居所 (事務所)	1. 新竹科學工業園區新竹市力行六路五號六樓
	代表人 姓 名 (中文)	1. 陳 焜 錄
	代表人姓 名(英文)	1. Chen, Kun-Luh



## 四、中文發明摘要 (發明之名稱:一種增加晶圓使用面積之切割道結構)

英文發明摘要 (發明之名稱:SCRIBE LINES FOR INCREASING WAFER UTILIZABLE AREA)

Scribe lines for increasing wafer utilizable area are provided. The scribe lines are positioned on a wafer. The scribe lines include at least a rst scribe line arranged in a first direction in a gap of a plurality of chips, and at least a second scribe line arranged in the first direction in another gap of the chips. The first scribe line includes at least an alignment mark or a test key, therefore having a thickness greater than a thickness of the second scribe line that is





四、中文發明摘要 (發明之名稱:一種增加晶圓使用面積之切割道結構)

英文發明摘要 (發明之名稱:SCRIBE LINES FOR INCREASING WAFER UTILIZABLE AREA)

provided for cutting the wafer into a plurality of chips. In addition, the scribe lines further include a plurality group of scribe lines arranged different directions, and each group of the scribe lines may have scribe lines with different thickness.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

### 五、發明說明(1)

## 發明之領域

本發明係提供一種設於一晶圓上之切割道結構,尤指一種可以增加晶圓使用面積,以提高積體電路晶片產能之切割道結構。

# 背景說明

隨著積體電路製程技術之發展以及元件積集度之提,目前一個晶圓上已可同時生產多個內含數百萬個電子元件之晶片(die)。通常在製作這些晶片時,會先進行一晶圓製程,對晶圓上的部分晶片或全部晶片同時進行沉積,對晶圓上的部份晶晶片完成後,接下來再進行一切割製程,將晶圓上的各個獨立晶片與其他晶片切割開來,以利於後續針對各個晶片之設計需求進行後段製程,例如摻質調整、封裝以及測試等。

為了配合切割製程之進行,在每個晶片與晶片之間通常面一定的空間來作為切割道,以將晶圓切割道結構自晶片。請參閱圖一條為習知之一晶圓切割道結構之上視圖。如圖一所示,晶圓上包含有複數個依照矩陣方式排列之晶片 10,複數條依照垂直方向排列之切割道 X以及複數條依照水平方向排列之切割道 Y分別設於晶片矩陣之行與列。在傳統的半導體製程中,切割道 X、Y係為一溝





#### 五、發明說明 (2)

渠結構,垂直方向的切割道 X具有一相同的切割道寬度 Wx,而水平方向的切割道 Y则另具有一相同的切割道寬度 Wp,以,,其中切割道寬度 Wp,可為數十至數百微米,端視切割道之用途設計而定。

## 發明概述

因此,本發明之目的即在提供一種設於一晶圓上之切割道結構,可以增加晶圓使用面積,提高積體電路晶片產能以及良率。

在本發明之最佳實施例中,該切割道結構包含有至少一第一切割道依照一第一軸向設於複數個晶片之間的空隙,以及至少一第二切割道依照該第一軸向設於該等晶片之間的空隙。其中該第一切割道內至少包含一對準標記或






### 五、發明說明 (3)

測試窗,因此其寬度大於僅用來提供切割該晶圓之第二切割道。此外,該切割道結構另可包含複數條具有不同切割道寬度之第二軸向切割道以及複數條具有不同切割道寬度之第三軸向切割道等不同軸向排列之切割道。

## 發明之詳細說明

請參閱圖二,圖二為本發明之一晶圓切割道結構之上視圖。如圖二所示,晶圓上包含有複數個依照矩陣方式排列之晶片 20,複數條切割道 X1、 X2、 X3、 X4、 X5依照垂直的排列設於各個晶片 20之間的空隙,以及複數條切割道 Y1、 Y2、 Y3依照水平方向排列設於各個晶片 20之間的空隙。其中每個晶片 20係具有相同之形狀與大小。切割道 X1、 X2、 X3、 X4、 X5分別具有一切割道寬度 Wx1、 Wx2、 Wx3、 Wx與 Wx5可





#### 五、發明說明(4)

在進行晶圓切割時,可以利用蝕刻、機械應力或雷射切割等方法,或是結合上述方法施加於切割道結構上,與連行晶圓切割工作,相關的晶圓切割方法可以參考美國期間第6,075,280號以及第6,214,703號。由於本發明切割結構具有至少兩種以上之切割道寬度,因此在利用多晶片針測卡(multi-die probe)進行晶圓偵測或在晶片上打線(wiring)時,必須利用程式設定機台每一次之移動距離(stepping distance),以使機台對準至欲進行針測或打線之晶片上。此外,在不更動機台移動距離之情況下線之晶片上。此外,在不更動機台移動距離之情況下,則本發明可以利用多重座標(multiple indices)設定(參考美國專利第6,006,739號)來設定機台每次欲進行針測或打線的起始座標點,之後再利用等間距移動方式進行後續晶





五、發明說明 (5)

片之量测或封装。

請參閱圖三 A與圖三 B,圖三 A與圖三 B為利用本發明晶 圓切割道結構來進行晶片測試之方法示意圖。圖三 A係 說 明針對兩種不同切割道寬度進行晶片測試之方法,圖三B 則係說明針對三種不同切割道寬度進行晶片測試之方法。 如圖三 A所示,晶片 30上包含有複數個用來連接針測接腳 之接合墊 (pad)300、301、302,晶片31上包含有複數個接 合墊 310、311、312, 晶片 32上包含有複數個接合墊 320、 ■21、322,且晶片30、31、32具有一相同晶片寬度 W d°此 外,晶片30、31、32與其鄰近晶片之間依序設有具有不同 切割道寬度 Wxi、Wxz之切割道 X1、X2。假設針測卡第一次針 測之起始點係設於晶片 30之接合墊 300,則下一次針測之 起始點必須移至晶片 31之接合墊 310,而再下一次針測之 起始點為晶片 32之接合墊 320,依此類推。由於切割道 X1 與 X 2之 寬度並不相同,因此每一次針測卡移動間距可能為  $W_d + W_{x1}$  (例 如 由 接 合 墊 310移 至 接 合 墊 320)或  $W_d + W_{x2}$  (例 如 由 接合墊 300移至接合墊 310),而為了使針測卡獲得統一的 移動間距 W d+ (W x1+ W x2)/2, 則每一次的針測起始點座標必須 加以調整,例如接合墊 300、320之座標應加上(Wx2-Wx1 )/2,接合墊310之座標應加上(Wx1-Wx2)/2,並依此類推。

如圖三 B所示,晶片 40上包含有複數個用來連接針測接腳之接合墊 400、401、402,晶片 41上包含有複數個接





#### 五、發明說明 (6)

合墊 410、411、412,晶片42上包含有複數個接合墊420、 421、422, 且晶片 40、41、42具有一相同晶片寬度 Wa。此 外,晶片40、41、42與其鄰近晶片之間依序設有具有不同 切割道寬度Wx1、Wx2、Wx3之切割道X1、X2、X3。假設針測 卡第一次針測之起始點係設於晶片40之接合墊400,則下 一次針測之起始點必須移至晶片 41之接合墊 410,而再下 一次針測之起始點為晶片 42之接合墊 420,依此類推。 於切割道 X1、 X2與 X3之寬度並不相同,因此每一次針測卡 移動間距可能為 Wd+Wx1(例如由晶片 40左侧晶片上第一個接 ■ 墊移至接合墊 400), W<sub>d</sub>+W<sub>x2</sub>(例如由接合墊 400移至接合 墊 410), 或 Wa+Wx3(例如由接合墊 410移至接合墊 420)。而 了使針測卡獲得統一的移動間距 Wa+(Wx1+Wx2+Wx3)/3,則 每一次的針測起始點座標必須加以調整,例如接合墊 400 之座標應加上 (2Wx2-Wx1-Wx3)/3,接合墊 410之座標不變 動 ,接合墊 420之座標應加上  $(W_{x1}+W_{x2}-2W_{x3})/3$ ,並依此類 推。





五、發明說明 (7)

52,以及複數條垂直切割道 X1、 X2、 X3與複數條水平切割道 Y1、 Y2、 Y3分別設於各個晶片之間的空隙。其中依照同一軸向排列之切割道可各自具有不相同的寬度,或視各切割道內含結構而使部分切割道具有相同寬度。

由於本發明之切割道結構中的每一條切割道可各自視其內含結構來決定其切割道寬度,因此可以有效避免切割道結構造成之晶圓面積浪費,並且隨著切割道尺寸縮減,有效避免切割時所造成的裂縫以及不完全切割等切割不均的問題。

相較於習知之等寬度切割道結構,本發明係根據各切割道之設計需求,例如切割道內是否包含有對準標記或測試窗等輔助量測結構,來決定該切割道之寬度,若切割道





## 五、發明說明 (8)

內設有輔助量測結構,則需具有較大之切割道寬度,若切割道內不需設置輔助結構,則其切割道寬度可以減少至內設有輔助量測結構之切割道寬度的二分之一甚至三分之一以有效避免切割道結構造成之晶圓面積浪費以及切割不均勻的問題,並進一步提高晶片產能以及良率。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



### 圖式簡單說明

# 圖示之簡單說明

圖一為習知之一晶圓切割道結構之上視圖。

圖二為本發明之一晶圓切割道結構之上視圖。

圖三A與圖三B為利用本發明晶圓切割道結構來進行晶片測試之方法示意圖。

圖四為本發明之第二實施例之晶圓切割道結構之上視圖。

圖五為本發明之第三實施例之晶圓切割道結構之上視

# 圖示之符號說明

10、20、30、31、32、40、41、42、50、51、52、60、61、62

300. 301. 302. 310. 311. 312. 320. 321. 322. 400.

401、402、410、411、412、420、421、422 接合墊

X · Y · X1 · X2 · X3 · X4 · X5 · Y1 · Y2 · Y3 · Z1 · Z2 · Z3

# 切割道

W<sub>x</sub>、W<sub>y</sub>、W<sub>x1</sub>、W<sub>x2</sub>、W<sub>x3</sub>、W<sub>x4</sub>、W<sub>x5</sub>、W<sub>y1</sub>、W<sub>y2</sub>、W<sub>y3</sub> 切割道寬度 W<sub>d</sub> 晶片寬度



1. 一種增加晶圓使用面積 (wafer utilizable area)之切割道結構 (scribe line),該晶圓上包含有複數個晶片 (die),該切割道結構包含有:

至少一第一切割道依照一第一軸向設於該等晶片之間的空隙,該第一切割道具有一第一切割道寬度;以及

至少一第二切割道依照該第一軸向設於該等晶片之間的空隙,該第二切割道具有一小於該第一切割道寬度之第二切割道寬度。

如申請專利範圍第1項之切割道結構,其中該第一切割道內至少包含一對準標記(alignment mark),用來提供該等晶片上不同元件之間之對準。

- 3. 如申請專利範圍第 1項之切割道結構,其中該第一切割道內至少包含一測試窗 (test key),用來提供該等晶片進行品質測試。
- 4. 如申請專利範圍第 1項之切割道結構,其中該第一切 割道寬度約介於 100至 500微米 (micrometer, μ m)之間。
- 5. 如申請專利範圍第1項之切割道結構,其中該第二切割道寬度約介於10至50微米之間。
- 6. 如申請專利範圍第1項之切割道結構,其中該第二切



割道係用來切割該晶圓,以使該等晶片分開。

- 7. 如申請專利範圍第 1項之切割道結構,其中該晶圓係利用一機械應力施加於該切割道結構上以切割該等晶片。
- 8. 如申請專利範圍第1項之切割道結構,其中該晶圓係於該切割道結構上進行一蝕刻製以切割該等晶片。
- 9. 如申請專利範圍第1項之切割道結構,其中該切割道構另包含複數條具有不同切割道寬度之第二軸向切割道。
- 10. 如申請專利範圍第9項之切割道結構,其中該第二軸向係與該第一軸向互相垂直。
- 11. 如申請專利範圍第1項之切割道結構,其中該等晶片具有相同之形狀以及尺寸大小。
- 1.2. 如申請專利範圍第1項之切割道結構,其中該等晶片包含複數種晶片形狀。
- 13. 如申請專利範圍第1項之切割道結構,其中該等晶片包含複數種晶片尺寸。



 $\pm ij$ 

14. 一種晶圓上之切割道結構,該晶圓上包含有複數個晶片,該切割道結構包含有:

複數條第一切割道設於該等晶片之間的空隙,該等第一切割道內包含有一預定圖案;以及

複數條寬度小於該等第一切割道之第二切割道設於該等晶片之間的空隙。


- 15. 如申請專利範圍第14項之切割道結構,其中該預定圖案包含一對準標記,用來提供該等晶片上不同元件之間之
- 16. 如申請專利範圍第 14項之切割道結構,其中該預定圖案包含一測試窗,用來提供該等晶片進行品質測試。
- 17. 如申請專利範圍第14項之切割道結構,其中該等第一切割道包含至少一排列軸向。
- 18. 如申請專利範圍第14項之切割道結構,其中該等第二切割道包含至少一排列軸向。
- 19. 如申請專利範圍第14項之切割道結構,其中該等晶片具有相同之形狀以及尺寸大小。
- 20. 如申請專利範圍第14項之切割道結構,其中該等晶片




包含複數種晶片形狀。

21. 如申請專利範圍第14項之切割道結構,其中該等晶片包含複數種晶片尺寸。







圖一



 $C_{ij}^{0}$ ;




圖三A




圖三B

ij




圖四



**(19)** 

**(**]:

圖五



# 申請案件 : 一種增加晶圓使用面積之切割道結構















